近期，华为半导体首席科学家黄宇表示，EDA工具是华为“韬定律”芯片技术面临的最大挑战。系统设计、工程和工艺技术同样存在瓶颈，但EDA工具仍是需要重点突破的核心难题。

EDA是最大挑战

华为提出的“韬（τ）定律”旨在通过缩短信号传播路径和延迟，提升芯片性能，而不是单纯依靠缩小晶体管尺寸。

黄宇表示，推动“韬定律”落地的整个过程，始终伴随着EDA工具的适配和迭代。华为将EDA视为一大挑战，是因为传统EDA工具主要根据物理尺寸优化布局，而“韬定律”的核心是降低信号传输延迟。此外，中国EDA工具仍落后于美国技术。

“韬定律”包含四个层次：基础层着眼于晶体管结构和互连方式；链路层，即电路层，旨在压缩相邻触发器和关键路径之间的物理距离及信号传播延迟；此外还有芯片层和系统层。

黄宇认为，链路层是“韬定律”最具创新性的部分。然而，现有EDA工具尚不能充分适配这些层次，因此仍需要进一步升级。

“韬定律”走向芯片量产

今年5月，华为正式提出“韬定律”，其核心技术之一是逻辑折叠（LogicFolding），通过堆叠有源硅层，以更短的垂直连接替代较长的水平布线，从而提高晶体管密度、缩短信号路径。

据介绍，华为公布的数据表明，这种垂直堆叠方式可使核心布线长度减少20%，关键时序路径缩短最多70%。在相近性能下，神经网络处理器、图形处理器和CPU核心的功耗分别降低66%、58%和41%。

华为已将这一路线推进至商业芯片。麒麟9050系列成为采用自研逻辑折叠架构的首款量产芯片，集成超过5000万个混合键合连接，晶体管密度提升53.5%。

华为还在测试下一代麒麟2027处理器。其表示相关测试进展符合预期，并计划进一步缩小混合键合间距、增加垂直互连数量。不过，三维堆叠也带来了制造挑战，包括晶圆减薄和平整度控制、铜焊盘对准以及良率问题。芯片设计、制造工艺和系统协同仍需要共同突破。

国产EDA仍需加快迭代

华为推进“韬定律”，也为国产EDA带来了新的技术需求。今年6月，华大九天推出面向三维集成电路设计的物理验证平台Argus，并将3D IC技术视为实现“韬定律”的重要载体。北京大学研究团队也曾公布采用真正三维设计方法的EDA工具原型，称其能够兼容华为逻辑折叠架构。

其他国产EDA企业也围绕三维集成、多Die协同设计和系统级分析加快布局。例如，立芯软件早在2023年就已布局3D相关技术，围绕2.5D/3D规划、实现及验证形成产品能力。其Le3DIC平台面向2.5D/3D设计，提供多Die协同设计、系统级规划与分析等能力，并针对逻辑折叠所涉及的跨层次协同优化、3D协同布局布线及系统级分析验证提出相应解决方案。

这些探索表明，国产EDA企业正在快速迭代，尝试适应芯片架构和先进封装技术的变化。但相关产品布局与技术探索，并不意味着“韬定律”所需的EDA能力已经全面成熟。

华为明确将EDA工具列为最大挑战，也说明新型芯片架构的落地不仅取决于设计理念和制造工艺，还需要EDA工具持续适配与升级。为此，国产EDA也迎来了新的发展机会，但要真正支撑先进芯片设计，仍有不少技术难题需要解决。