广发电子 | 半导体制造崛起系列：长鑫4F2架构落地在即，关注存储设备材料结构性增量

文｜王亮 耿正

4F2架构升级将更多依赖沉积、刻蚀、键合等环节协同进步，设备需求有望从“单点光刻驱动”转向“多环节共同驱动”。设备方面，沉积、刻蚀、键合等环节相关设备有望迎来结构性增量；材料方面，高k介质、电极材料及原子级沉积/刻蚀材料需求有望同步提升；存储方面，国产DRAM向架构级创新迈进，有望带动上下游国产化需求。建议关注半导体设备、材料及存储领域相关标的。

摘 要

长鑫4F2架构取得关键进展，国产DRAM向架构级创新迈出重要一步。10月10日，长鑫科技在第四届集成芯片和芯粒大会上介绍公司4F2 DRAM架构研发取得关键进展。截至2026年10月，海内外原厂商用DRAM产品仍以6F2架构为主。

4F2从单元结构入手，为国产DRAM微缩打开新的工艺路径。随着DRAM制程持续向20nm以下推进，平面微缩已逼近光刻分辨率与短沟道效应的物理边界，单纯依赖制程微缩带来的密度提升幅度明显收窄。在传统平面架构下，DRAM单元面积已从8F2逐步压缩至6F2，进一步向4F2演进面临光刻分辨率、栅氧化层非可缩放、字线电阻上升以及单元电容保持能力下降等多重限制。此次4F2研发从存储单元结构入手，以垂直晶体管与电容器的3D布局替代传统平面布局，有望在不依赖进一步缩小特征尺寸的前提下提升单位存储密度。具体而言，4F2架构通过将晶体管由平面转为垂直，把器件占用从横向面积转移到纵向空间，从而在字线和位线两个维度上同时压缩单元尺寸；同时，垂直环绕沟道结构有助于增强栅极对沟道的控制能力，改善短沟道效应与漏电问题，为DRAM在原子级微缩阶段继续提升密度提供新的结构基础。产品端，RDIMM作为服务器常用的寄存式内存模组，需适配不同CPU和主板平台，并满足长时间运行、稳定性及高速信号传输要求，这也意味着4F2架构的落地不仅是单元结构的改变，还需与后道封装、模组组装及系统适配能力协同推进。

4F2的落地将更多依赖沉积、刻蚀、键合等环节的协同进步。4F2的核心在于垂直晶体管与高深宽比电容结构，其制造环节对沉积、刻蚀等工艺的精度要求更高，同时混合键合等后道工艺的重要性也随之上升。与过去DRAM主要依赖光刻升级不同，4F2的落地将更多依赖沉积、刻蚀、键合、CMP等环节的协同进步，设备与材料需求有望从“单点光刻驱动”转向“多环节共同驱动”。随着4F2在DRAM产品中逐步渗透，相关设备与材料环节有望迎来结构性增量，叠加国产化趋势，本土存储设备与材料产业链成长空间有望进一步拓宽。

投资建议。4F2架构升级将更多依赖沉积、刻蚀、键合等环节协同进步，设备需求有望从“单点光刻驱动”转向“多环节共同驱动”。设备方面，沉积、刻蚀、键合等环节相关设备有望迎来结构性增量；材料方面，高k介质、电极材料及原子级沉积/刻蚀材料需求有望同步提升；存储方面，国产DRAM向架构级创新迈进，有望带动上下游国产化需求。建议关注半导体设备、材料及存储领域相关标的。

风险提示

下游需求不及预期，新品研发不及预期，行业竞争加剧。

正 文

一、4F²+CBA DRAM有望打开设备成长空间

4F²和CBA有望成为进一步提升DRAM芯片PPA的重要突破技术。通过分析目前DRAM芯片的结构设计和制造工艺可知，当前DRAM芯片在晶圆级层面的升级主要通过平面内的制程微缩和架构升级两类途径实现，从而不断优化DRAM芯片的PPA（Performance Power Area）表现。典型地，2025年，三星/海力士/美光的DRAM芯片的制程微缩已推进至1b节点，此后将继续向1d、0a等制程节点推进，这也是当前市场最熟知的DRAM芯片升级路径。

但正如逻辑制程领域摩尔定律逐渐失效或升级放缓，DRAM伴随着制程微缩而带来的改进幅度和速度也存在瓶颈。而三星、海力士及国内存储厂也在积极探索和应用架构升级来实现DRAM芯片的迭代，包括优化抗噪性和面积的Open/Folded bit-line技术，或者改善短沟道效应的RCAT/BCAT/VCAT技术等等，在未来的新技术方向中，4F2和类似于3D NAND领域的CBA（CMOS Bonded Array）技术，有望成为DRAM芯片进一步提升PPA的重要突破口。

4F²是提升存储密度的高效技术路线。NF²表征了DRAM芯片Cell结构布局的密度。DRAM芯片发展至今，其Cell的结构布局已从8F²演进至6F²，并逐步朝4F²升级，其中，8F²主要应用于80nm制程之前，6F²从80nm制程沿用至目前的10nm级制程，4F²则有望从10nm以下制程（即0a制程）开始逐步应用。4F²结构布局意味着DRAM Cell在字线和位线维度上分别占据2F（F即特征尺寸），这是平面内DRAM Cell布局的最密排布，有望将DRAM Cell尺寸较6F²缩小约30%，代表了更好的面积表现和存储密度。

4F²的实现需要将DRAM的晶体管和电容器进行3D垂直布局，按照器件结构拆分，3D堆栈结构依次为字线-源极（漏极）、位线-栅极、漏极（源极）和电容器，正是这种3D垂直布局的结构使得Cell面积得以减少进而显著提升了存储密度。目前，业界正持续推进4F²相关DRAM技术的开发，例如，三星通过VCT（Vertical Channel Transistor）技术将晶体管垂直排列，使Cell面积缩小30%，并结合铪锆氧化物（HZO）材料优化电荷存储性能，目前其已成功研发128Gb容量的3D X-DRAM样品。

CBA技术是优化DRAM芯片系统级性能的关键。将存储阵列和逻辑控制单元分离在不同的晶圆上制造，以实现系统整体的更优性能，这也是DRAM架构升级的重要技术路线之一。参考Flash行业的架构升级路径，3D NAND的存储阵列与逻辑控制单元的架构历经了CNA（CMOS Next to Array）、CUA（CMOS Under Array）到最近CBA（CMOS Bonded Array）的架构技术转变，例如铠侠在8th之前的BiCS FLASH主要采用CUA技术，而8th和9th BiCS FLASH则开始应用CBA技术。

未来DRAM芯片也有望借助CBA技术实现架构升级，CBA技术将存储阵列晶圆和逻辑控制单元晶圆分开制造，并在制造完成后通过熔融键合或混合键合等工艺将两片晶圆键合在一起，这带来的优势包括：（1）通过分开晶圆制造工艺，可以使存储阵列和逻辑控制单元选择各自最优的工艺制程，例如，逻辑控制单元可利用先进的HKMG、FinFET工艺制造，从而实现更高的器件性能和更优的系统表现，存储阵列也可以提高存储密度；（2）存储阵列的制造和逻辑控制单元的CMOS工艺将互不影响，从而避免实际生产中的相关工艺限制；（3）存储阵列晶圆和逻辑控制单元晶圆的垂直堆叠可优化整体的面积尺寸、提高系统集成度；（4）存储阵列晶圆和逻辑控制单元晶圆的并行制造可缩短生产周期。

DRAM芯片的架构优化有望使设备需求多元化，从而打开相关设备成长空间。以DRAM芯片为代表先进半导体产品，其技术升级已从单纯的制程微缩扩展到架构升级和系统级优化，其中4F2和CBA技术是DRAM芯片架构升级的重要突破口。通过分析相关制造工艺可知，制程微缩主要依赖光刻工艺的升级，而4F2及其背后的垂直晶体管和电容结构，则在原有基础上更多地依赖沉积、刻蚀等相关工艺，CBA技术也是在原有基础上，进一步提升了对键合、CMP、电镀等工艺的需求，随着DRAM行业对4F2、CBA等新兴技术路线的探索和应用，未来设备需求有望进一步多元化，从而打开相关设备未来的成长空间。

二、国产存储厂商崛起，扩产带动设备材料弹性大

（一）国内存储厂商步入上市进程，扩产进程和产能释放有望加速

全球存储市场景气上行，国内存储厂商表现亮眼。2026年一季度全球存储市场迎来高景气，产品供不应求、价格大幅上涨，带动市场扩张加速，同时国内存储厂商市场份额稳步提升。DRAM方面，根据Counterpoint报告，26Q1全球DRAM营收创下970亿美元历史新高，其中长鑫存储营收同比增加719.13%，同时根据长鑫科技招股书，26Q1实现营业收入508亿元，净利润330.12亿元，同比增长1268.45%，归母净利润为247.62亿元，同比增长1688.30%，公司预计2026年1-6月营业收入将达1100-1200亿元，同比增幅612.53%-677.31%；净利润、归母净利润及扣非归母净利润均实现由负转正，同比增幅分别达1714.67%-1934.85%、2244.03%-2544.19%、2278.89%-2530.30%。NAND方面，根据Counterpoint报告，26Q1全球NAND闪存季度营收达460亿美元，规模大幅攀升，长江存储营收同比大增近445%。份额方面，根据Counterpoint，26Q1 DRAM市场中，长鑫存储份额翻倍至8%，稳居全球第四；同期NAND市场中，长江存储份额由8%升至13%，跻身第一梯队。

长鑫全品类矩阵落地，自主技术筑牢竞争根基。长鑫存储已构建起完整的全品类DRAM产品矩阵，产品线涵盖DDR4、DDR5、LPDDR4X、LPDDR5/5X，并配套布局先进封装与各类存储模组，全部核心技术均实现自主研发。新一代DDR5在带宽、可靠性上表现突出；LPDDR4X主打低功耗优势，顺利进入小米、OPPO、vivo等主流手机品牌供应链，升级后的LPDDR5/5X进一步兼顾高速、低功耗与高安全性，已供货小米、传音等厂商。同时公司掌握PoP、FlipChip等先进封装技术，以及多类型存储模组方案，相关产品均已实现规模化量产。目前公司DRAM产能位列国内第一、全球第四，丰富的产品组合可覆盖服务器、消费电子、智能终端等多元化应用场景，能够为下游客户提供一站式存储解决方案。

长江存储技术迭代进阶。长江存储Xtacking3.0与迭代升级的Xtacking4.0，是其3D NAND技术两代核心成果，先后斩获全球存储行业顶级盛会FMS奖项。Xtacking3.0为完全自主研发架构，采用翻转键合设计搭配BSSC工艺，实现232层有效堆叠、总栅极层数253层。建立在该技术基础上，长江存储率先推出商用232层3D NAND闪存，其产品适配固态硬盘、手机、平板等主流终端，推动国内半导体突破外部技术限制。迭代而来的Xtacking4.0创新引入超链接架构，在存储密度、传输速率、能效、器件可靠性上全面升级，衍生出1Tb TLC、2Tb QLC产品，可满足企业级与消费级存储需求。

技术升级打开上游空间，资本化加速筑牢扩产底座。长江存储与长鑫存储产品性能的全面跃升，在筑牢国产存储核心竞争力的同时，也为上游半导体设备与材料打开了更大的市场空间。为此，国产存储龙头正加速资本化进程。

技术资金双重加持下，国产存储产能加速扩张。长江存储三期项目于2025年9月宣布正式动工，2026年1月已经开始安装洁净室。同时，长鑫存储通过IPO募资，主要投向刻蚀、薄膜沉积、清洗等关键工艺设备采购与安装调试，具体投向包括三大板块：存储器晶圆制造量产线升级项目总投资75亿元，全额使用募资，工期3年通过工艺改造、导入国产设备材料，推进供应链本土化。DRAM存储器技术升级项目总投资180亿元，其中募资投入130亿元，同样为期3年，旨在完成产线迭代、实现产品升级；前瞻技术研发项目投资90亿元，全额使用募资，历时3年，聚焦先进DRAM技术攻关，夯实自主创新能力。

（二）国产存储行业扩产和工艺升级共振，有力带动上游设备材料需求释放

扩产层面，存储芯片生产工序复杂，两家企业新建产线、扩充产能、迭代制程工艺的过程中，会产生大量涉及工艺流程环节的半导体设备、材料的采购需求，直接拉动上游行业发展。工艺层面，3D NAND层数持续提升，使沟道孔高深宽比刻蚀、ONON堆栈薄膜沉积等关键环节的工艺难度和设备价值量同步提高；DRAM在先进制程推进过程中更多依赖ArFi叠加SADP、SAQP等多重图形化方案，使沉积、刻蚀、清洗、去胶和量测检测步骤显著增加；刻蚀、沉积、平坦化等工艺强度提升进一步拉动CMP材料、电子特气、沉积前驱体等核心耗材需求。

3D NAND推动高深宽比刻蚀设备和薄膜沉积设备价值跃升。刻蚀设备：随着堆栈高度增加，沟道孔和狭缝需要贯穿更厚的ONON薄膜结构，刻蚀深度由纳米级图形转移扩展至微米级深孔加工，同时仍需保持接近原子尺度的轮廓控制。刻蚀过程中，顶部与底部关键尺寸差异、孔弓、孔形扭曲和底部欠刻蚀都会直接影响沟道一致性和器件良率。高层数3D NAND对刻蚀设备的等离子体控制、射频功率、刻蚀选择比、硬掩膜耐受性和晶圆面内均匀性提出更高要求，推动高端ICP/CCP刻蚀设备价值量提升。沉积设备：3D NAND需要交替沉积氧化硅/氮化硅等薄膜形成ONON堆栈，层数越高，单片晶圆所需沉积层数和沉积时间越多，对PECVD、CVD、ALD等设备的产能配置和工艺稳定性要求越高。薄膜厚度、界面质量和应力累积会影响后续刻蚀窗口、图形转移精度和器件电学性能，微小厚度波动在高层数堆栈中更容易被放大。3D NAND从百层级向更高层数演进，将持续拉动高均匀性、低应力薄膜沉积设备需求。

DRAM制程微缩拉动多重曝光及配套设备需求提升。由于无法获取EUV光刻机，国内DRAM向15nm及以下制程推进时，需要更多依赖ArFi浸没式光刻配合SADP、SAQP等多重图形化技术，以突破单次DUV曝光分辨率限制。与单次曝光直接完成图形转移不同，SADP、SAQP需要通过芯轴形成、侧墙沉积、侧墙刻蚀、芯轴去除、硬掩膜转移等多轮工艺，将原本一步光刻可完成的关键层拆解为“沉积—光刻—刻蚀—清洗—再沉积”等多个循环。随着关键层图形转移步骤增加，单片晶圆对应的刻蚀、薄膜沉积、去胶、清洗和量测检测次数同步提升，刻蚀机、去胶机、单片清洗设备以及量测和缺陷检测设备需求有望呈现非线性放大。

CMP材料需求随存储制程复杂度提升而增长。3D NAND层数提升和DRAM多重图形化引入，使晶圆制造过程中的平坦化步骤明显增加，其中3D NAND堆栈层数增加会带来更复杂的阶梯区结构和更多介质层处理需求，DRAM关键层多轮图形转移也会增加刻蚀后平坦化和清洗需求。随着单片晶圆CMP步骤数提升，抛光液、抛光垫以及CMP后清洗液等耗材用量同步增加；在钨、铜、氧化硅、多晶硅及新金属材料引入过程中，不同膜层对抛光选择比、缺陷控制和表面粗糙度提出更高要求，推动CMP耗材从用量扩张走向品类升级。

电子特气与前驱体需求受高深宽比刻蚀和沉积工序增加拉动。3D NAND层数提升后，沟道孔和狭缝刻蚀需要在多层介质结构中实现高选择比、各向异性刻蚀和精确轮廓控制，对C4F8、C4F6、CF4、CHF3等含氟刻蚀气体及NF3、SF6等清洗和刻蚀相关气体提出更高纯度和稳定供应要求。同时，ALD、CVD等薄膜沉积步骤增加，带动高K介质、金属栅、金属填充及新型金属材料相关前驱体需求增长，尤其是锆、铪基前驱体、钨前驱体及金属靶材等高壁垒材料。随着国产存储厂扩产和先进制程推进，高纯电子特气、沉积前驱体和金属材料有望成为材料国产替代的重要选择。

三、4F2三维架构对冲光刻受限，设备需求多点同步放大

存储市场景气上行，长鑫4F2三维架构以结构创新对冲光刻受限。10月10日，长鑫存储总裁曹堪宇在第四届集成芯片和芯粒大会上系统披露公司在 DRAM 器件、4F2架构及混合键合方向的研发进展，并官宣预计年底推出融合上述技术的新一代 DDR5 RDIMM 产品。与行业主流 6F2架构相比，4F2意味着单个存储单元仅占 4 倍最小特征尺寸的平方，即由 3F×2F 的矩形收缩为 2F×2F 的方形，单元面积压缩约三分之一，同等芯片面积下位元密度有望提升 30%—50%。值得注意的是，这一跨越并非依靠光刻分辨率的进一步提升，而是通过结构三维化来实现：长鑫自研的 VSG（Vertical Surrounded Gate，垂直包围栅）晶体管将沟道由水平布局改为竖立布局，栅极 360°环绕沟道，在不增加占地面积的前提下以柱高换取有效沟道长度，从根源上缓解短沟道效应与漏电。这也意味着，在无法获取 EUV 光刻机的条件下，国内 DRAM 厂商正尝试用"三维架构"对冲"光刻受限"。

从6F2至4F2：垂直沟道变革重构工艺体系，混合键合实现存储与逻辑晶圆分离制造。从 6F2 到 4F2，本质是晶体管沟道方向由水平转向竖立的底层变革，原有设计与工艺流程难以直接复用，需要重新整合一整套工艺体系。一方面，竖立柱体要求将硅刻蚀至高深宽比结构，并通过原子层沉积实现栅介质与金属栅的均匀共形填充，同时完成栅极与柱体的精确对准；另一方面，4F2 架构将存储单元电容器与位线在版图上分离，虽降低了寄生电容、改善了读取裕量，但对工艺精度的要求进一步提高。据长鑫存储披露，长鑫在字线金属化、位线成型以及结激活等关键环节均进行了工艺重构。更关键的是，4F2 改变了 DRAM 的制造组织方式：存储阵列与外围 CMOS 逻辑不再在同一片晶圆上"共用一套条件"，而是分别在两片晶圆上制造，再通过晶圆级混合键合实现垂直互联，从而独立优化逻辑性能与存储密度。长鑫自 2019 年起推进混合键合自主研发，相关公开专利族已超 300 件，并于 2025 年在 IEDM 上首次于 12 英寸平台完成 DRAM 与 CMOS 晶圆级键合实验验证。

工艺路径的重构，直接对应设备需求的非线性放大。与"光刻微缩"路线主要拉动光刻、涂胶显影等单点设备不同，架构三维化把增量分散到刻蚀、薄膜、键合、平坦化与量测等多个环节：垂直沟道成型依赖超高深宽比等离子刻蚀机，深宽比越高，刻蚀与钝化交替循环次数、形貌与均匀性控制难度同步上升；环栅介质与金属栅的共形填充依赖原子层沉积设备，台阶覆盖率与膜厚均匀性成为关键指标；阵列与逻辑分片制造引入晶圆表面超平整化与减薄需求，超高精度 CMP 设备的重要性显著提升；晶圆级混合键合本身则需要专用键合设备，对准精度与键合强度直接决定良率。此外，工序与界面数量的增加，使量测与缺陷检测的采样点数量和频次同步上升，检测设备需求弹性同样可观。整体来看，4F2 路线对设备的拉动不再局限于单一环节，而是呈现"多点同步放大"的特征。

验证周期约束短期冲击，路线抢跑改变竞争预期。从产业节奏看，产品端落地的实际影响仍需观察。DDR5 RDIMM 是服务器内存的主流形态，需满足 7×24 小时不间断运行要求，并通过与 CPU、主板的兼容性验证，行业验证周期通常在 18—24 个月，因此新架构产品即便年底亮相，短期内对全球供需格局的实质冲击预计有限。但技术路线上的"抢跑"意义不容忽视：海外龙头原计划在 2027—2028 年、推进至 10nm 以下制程或 3D DRAM 阶段时才导入立式环栅路线，长鑫若能在 2026 年底实现产品发布，单就发布时点而言或提前约两年。对国产设备与材料环节而言，架构换代带来的不只是制程节点的追赶，更是一次工艺环节与设备品类的重新分配，具备超高深宽比刻蚀、ALD、混合键合及超高精度 CMP 等能力的企业，有望在增量窗口中率先受益。

四、投资建议

4F2架构升级将更多依赖沉积、刻蚀、键合等环节协同进步，设备需求有望从“单点光刻驱动”转向“多环节共同驱动”。设备方面，沉积、刻蚀、键合等环节相关设备有望迎来结构性增量；材料方面，高k介质、电极材料及原子级沉积/刻蚀材料需求有望同步提升；存储方面，国产DRAM向架构级创新迈进，有望带动上下游国产化需求。建议关注半导体设备、材料及存储领域相关标的。

风险提示

（一）下游需求不及预期

电子行业受下游市场及终端消费市场需求波动的影响较大，如果未来终端消费市场需求尤其是增量需求下滑，电子厂商可能会减缓扩张速度，将会对行业企业的经营业绩造成较大不利影响。

（二）新品研发不及预期

半导体行业属于典型的技术密集型行业，具有较高的技术门槛。国内企业技术水平与国际知名企业相比仍然存在一定差距，如果不能在技术领域持续突破，并且充分关注客户多样化的个性需求，持续推出新产品，则将面临新品研发不及预期风险。

（三）行业竞争加剧

电子行业竞争激烈程度的加剧容易导致价格战等问题，对营收与利润造成不利影响，而行业内企业均在进步，因此行业内企业竞争加剧可能是风险点之一。

报告信息
本摘要选自报告：《半导体制造崛起系列：长鑫4F2架构落地在即，关注存储设备材料结构性增量》2026-10-16
报告作者：

王亮 S0260519060001

耿正 S0260520090002

法律声明
本微信号推送内容仅供广发证券股份有限公司（下称“广发证券”）客户参考，相关客户须经过广发证券投资者适当性评估程序。其他的任何读者在订阅本微信号前，请自行评估接收相关推送内容的适当性，若使用本微信号推送内容，须寻求专业投资顾问的解读及指导，广发证券不会因订阅本微信号的行为或者收到、阅读本微信号推送内容而视相关人员为客户。
完整的投资观点应以广发证券研究所发布的完整报告为准。完整报告所载资料的来源及观点的出处皆被广发证券认为可靠，但广发证券不对其准确性或完整性做出任何保证，报告内容亦仅供参考。
在任何情况下，本微信号所推送信息或所表述的意见并不构成对任何人的投资建议。除非法律法规有明确规定，在任何情况下广发证券不对因使用本微信号的内容而引致的任何损失承担任何责任。读者不应以本微信号推送内容取代其独立判断或仅根据本微信号推送内容做出决策。
本微信号推送内容仅反映广发证券研究人员于发出完整报告当日的判断，可随时更改且不予通告。
本微信号及其推送内容的版权归广发证券所有，广发证券对本微信号及其推送内容保留一切法律权利。未经广发证券事先书面许可，任何机构或个人不得以任何形式翻版、复制、刊登、转载和引用，否则由此造成的一切不良后果及法律责任由私自翻版、复制、刊登、转载和引用者承担。